龙芯2f cache ecc_龙芯2f

1.乱序执行的区别

2.中国能产生智能手机的CPU吗

3.84岁老人造出国产芯片，一生最大的心愿：抹掉祖国身上的耻辱，是谁呢？

4.乱序执行技术的乱序执行技术与龙芯2F芯片

5.CPU是什么意思？

6.有谁能给介绍下国产的CPU性能 及支持其主板 系统等...

2012年12月29日我国首台用自主设计的“龙芯3B”八核处理器的万亿次高性能计算机“KD－90”，由中国科学技术大学与深圳大学联合研制成功，在合肥通过专家组鉴定。以陈国良院士为项目负责人的研制队伍，于2007年12月成功研制了基于“龙芯2F”处理器的万亿次高性能计算机“KD-50-I”，随后于2010年4月成功研制基于“龙芯3A”四核处理器的万亿次高性能计算机“KD-60”。2010年，中国科学院计算技术研究所成功研制出了面向高性能机及高端服务器应用的“龙芯3B”八核处理器。该项目组又依托国家“核高基”科技重大专项课题“高性能多核CPU研发与应用”项目的支持，经过近一年的技术攻关成功研制出了基于“龙芯3B”八核处理器的万亿次高性能计算机“KD-90”。这是我国高性能计算机国产化的又一次重要突破。

乱序执行的区别

2017年4月，龙芯推出新一代代表国产最高水平的芯片。其中，龙芯3A3000和3B3000从实测数据来看，这款芯片的综合性能已经超越了IntelAtom系列和ARM系列CPU。中国工程院院士倪光南称其性能已经达到了可用的水平，日常的使用、办公、出差都没有任何问题。龙芯三代芯片据“龙芯之父”龙芯中科总裁胡伟武称，龙芯目前的芯片分为三代：第一代芯片被称为“地板上”的CPU，实现时间为2013-2014年，代表芯片为3A1000、3B1500、2F、2H。这些芯片通用处理能力低，大多数满足国家的特定需求，市场并不认可。第二代芯片被称为“空中”的CPU，实现时间为2016-2017年，代表芯片为3A3000、3B3000、2K1000、7A。这个阶段的主要任务是认真做出一款能够卖出去的芯片，这批龙芯CPU(单核)性能上是第一代产品的3-5倍，超过凌动(Atom)、VIA和ARM。这些芯片的性能算不上顶尖，但是可以在很广泛的领域使用。前两代芯片如今均已经完成。第三代芯片被称为“天花板”上的CPU，实现时间为2019-2020年，代表芯片为3A3000/4000、3C5000、2K2000、7B。这一阶段的CPU目标是要追上AMD全系列的水平。如果能实现，距离英特尔顶尖的至强(Xeon)芯片差距就不是很大了。这个时候，单核芯片的性能就会遇到物理天花板，就像现在的Intel一样，Intel在2010-2012年就触及到了天花板。这时，需要用增加核心数量来提高整体的计算性能。龙芯与Intel：技术+生态的差距那么龙芯目前最好的产品：龙芯3A3000芯片，与Intel的CPU相比有多大差距呢？首先从技术上来讲，根据雷锋网做的测试，在编译器为GCC5.2的情况下，IntelI54460在3.2G主频下SPEC2006的定点成绩为32分；在编译器为GCC4.4.7的情况下，龙芯3A3000在1.5G主频下的定点成绩为11分。诚然Intel在编译器上占有一定优势，这里为了方便比较就忽略编译器带来的差异了，就定点性能，龙芯3A3000的单线程性能大约为IntelI54460的三分之一。差距在哪里呢？主要是在主频上，其次在微结构。龙芯3A3000的主频只有1.5G，而IntelI54460的主频达3.2G，而且如果需要的话，还能睿频到3.4G，很显然，在主频上龙芯3A3000只有IntelI54460的一半不到，和Intel这样的巨头依旧有不小的差距。相比技术差距，Windows+Intel的生态差距更加难以跨越，自从1995年Windows3.2推出市场，至今Wintel的生态建设已经经过了30年。市场上的大部分消费者已经习惯了Wintel的操作方式。在我们的认识中，仿佛国产科技就是特意为党政军工企业量身定做的，从而忽视了市场。龙芯在发展初期也是如此，但是从三年前开始，已经放弃了对龙芯的支持，龙芯的最新芯片，都是龙芯中科公司靠卖一片片芯片赚来的钱研发的。龙芯发展到今天，已经不是为党政军工企业量身定做芯片的代名词，他们意识到了市场的重要性，如今下游基于龙芯CPU的软硬件研发人员已经达到上万人。几年间龙芯有了如今的生态，并不容易。龙芯追赶Intel：道阻且长作为国产芯片的代言人，龙芯承载了太多的期待，此次龙芯推出的新一代芯片，不仅满足了国人的情怀，而且具有里程碑的意义。但是龙芯现在想要追赶上Intel，还有很长的路要走。

中国能产生智能手机的CPU吗

乱序执行技术与顺序执行技术

未来主流的计算市场（台式机、服务器和笔记本电脑）需要的是有限多核架构，更加强调核的单线程性能，而很多核架构（数十甚至上百个内核）则将应用于流计算、HPC和SoC等特殊计算环境。这也将成为未来英特尔处理器的一个分水岭，于是就有了所谓“大核”和“小核”处理器之分。前者以目前的酷睿架构为发展基准，追求更好的单线程性能; 后者则以凌动（Atom）内核为基础，在设计上强调更高的并行度和更低的功耗。

在指令执行方面，“大核”用的是乱序执行（out-of-order execution）模式，而“小核”则用顺序执行（In-order execution）模式。与顺序执行相对应的乱序执行，是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。

对比

与顺序执行技术相比，乱序执行能够更有效地提高IPC，即提高每个时钟频率能够执行的指令数量。一般来说在同样一个主频周期当中，无序核执行指令数量要比有序核执行的数量更多，因而乱序执行架构的处理器单核的计算能力比较强。但乱序执行模式的处理器在电路设计上比较复杂，核的功耗也比较高，在手机和某些嵌入式应用需要绝对低功耗的场合较难达到其设计要求，因此凌动处理器很自然地就用了顺序执行模式。

未来，很多核处理器和有限多核处理器将并行发展，以共同满足日益分化和复杂的计算环境的需求。而评价一款处理器好坏的标准也会更加复杂，可能既不是通过主频甚至也不是IPC，而要根据其应用特性来具体判断。

乱序执行技术与龙芯2F芯片

应用

龙芯处理器在工业控制、PC、笔记本、军工方面已经有非常成熟的应用，其实在某种意义上说，国产芯片已经进入了主流市场。据王成江先生透露，有很多以及军队都在长期使用龙芯平台。

对比

曙光千兆防火墙用的是龙芯2F芯片，它是64位的通用RISC处理器，用90nm的CMOS工艺制造，完全兼容MIPS 64标准。龙芯2F是基于龙芯2E处理器的改进版本，于2007年研制成功。龙芯2F集成了高性能龙芯2号CPU核，四发射动态超标量结构，9-10 级超流水线，支持寄存器重命名、动态调度、转移预测等乱序执行技术;龙芯2F在龙芯2E的基础上提高了I/O性能和内存访问带宽，集成内存控制器，提升了数据吞吐的速度，为网络安全产品提供了比较好的平台。

乱序执行技术与英特尔E8400处理器

简介

45纳米英特尔酷睿2双核处理器E8400可为嵌入式应用提供长达7年的生命周期支持。这款处理器同时还支持英特尔可信执行技术（Intel Trusted Execution Technology），以帮助客户部署安全的嵌入式解决方案。

增强的多媒体性能

该款45纳米处理器中引入了超级乱序执行引擎，能够增强专为图形和多媒体处理优化的英特尔SIMD流指令扩展（SSE）算法。超级乱序执行引擎能够降低延迟，并在加快现有SSE指令运行速度的同时，显著提升最新SSE4指令集的表现。开发人员可充分利用SSE4多媒体指令集，提升交互式客户端或数字签名等终端嵌入式应用内在的编辑和编码功能。

英特尔可信执行技术

英特尔可信执行技术是英特尔酷睿2双核处理器E8400中的一项硬件延展技术，它将硬件数据安全性引入了嵌入式市场，使得双核处理器成为了防务、、中型网络安全设备和零售应用的理想选择。这项安全技术旨在保护虚拟化计算环境中的数据免遭软件攻击、入侵及其它类型威胁。[6]

编辑本段

乱序执行技术与Intel的Nehalem架构芯片

建立

Nehalem还是基本建立在酷睿微架构（Core Microarchitecture）的骨架上，外加增添了SMT、3层Cache、TLB和分支预测的等级化、IMC、QPI和支持DDR3、新增加SSE4.2指令等技术。比起从Pentium 4的NetBurst架构到酷睿微架构的较大变化来说，从酷睿微架到Nehalem架构的基本核心部分的变化则要小一些，因为Nehalem还是4指令宽度的解码/重命名/撤销。

原因

Nehalem的乱序引擎显著的扩大了，除了性能原因，还有就是为了提供SMT，因为SMT需要共享。

和酷睿 2一样，Nehalem的寄存器重命名表（register alias table，RAT）指明每一个结构寄存器（architectural register）要么进入重排序缓冲（Re-Order Buffer，ROB），要么是进入撤销寄存器文件（Retirement Register File，RRF，或翻译为引退寄存器文件），并且保持有绝大多数最近的推测值状态（speculative state）。而RRF则保持有绝大多数最近的非推测状态（non-speculative state）。RAT可以每周期重命名4个微操作，给每一个微操作在ROB中一个目的地寄存器（destination register）。被重命名的指令就读取它们的源操作数并被发送到通用架构的保留站（unified Reservation Station，RS，可以被各种指令类型使用）。

Nehalem的ROB（重排序缓冲）从96项增加到128项，RS（保留站）从32项增加到36项，它们都由两个线程所共享，但是使用不同的策略。ROB是静态分配给2个线程，使得2个线程在指令流里都可以预测得一样远。而RS则是竞争共享，基于各线程的需求。这是因为许多时候一个线程可能会中止，从内存等待操作数，而使用到很少的RS项。这样就不如让另一个更活跃的线程尽可能多地使用RS项。在RS中的指令当其所有操作数都准备好时，就被分配到执行单元去。

Nehalem的执行单元与酷睿 2相比，基本没有大的改变，而且并不受SMT的影响，除了使用率更高之外。

编辑本段

乱序执行技术与威盛凌珑(VIA Nano)处理器

简介

威盛凌珑（VIA Nano）处理器是威盛 x86 平台系列第一款 64 位的超标量乱序执行处理器，旨在激活传统台式和笔记本 PC 市场，为广为需求计算技术、和网络连接应用提供了真正优质性能。

威盛 C7系列处理器用市场领先的节能科技，威盛凌珑（VIA Nano）处理器系列在同一功耗范围，把性能提高到原来的四倍，从而进一步提升了其每瓦性能值的领导地位。而与C7系列处理器相同的针脚兼容保证了OEM 和主板商能更平顺地实现二者的转换，另外，也让现有系统和主板升级更易行。

威盛凌珑（VIA Nano） 处理器系列

处理器名称

型号

主频

威盛 V4 前端总线

封装

处理器制程

闲置功耗

VIA Nano

L2100

1.8GHz

800MHz

NanoBGA2

65nm

500mW

VIA Nano

L2200

1.6GHz

800MHz

NanoBGA2

65nm

100mW

VIA Nano

U2300

1.3+GHz

800MHz

NanoBGA2

65nm

100mW

VIA Nano

U2500

1.2GHz

800MHz

NanoBGA2

65nm

100mW

VIA Nano

U2400

1.0GHz

800MHz

NanoBGA2

65nm

100mW

关键架构性能

尺寸

威盛凌珑（VIA Nano）处理器用富士通先进的65纳米处理器技术，实现了高性能和低功耗完美的融合。它进一步巩固了威盛在处理器小型化的领导地位，通过超密集设计，实现了x86平台新一代更小型化设计和应用。

封装尺寸：威盛凌珑（VIA Nano）BGA2 封装（21mm x 21mm）

核心尺寸：7.650mm x 8.275mm （63.3平方毫米）

64 位的超标量乱序执行的微体系结构

威盛凌珑（VIA Nano）处理器支持完整 64 位指令集，具备宏融合 （Macro-Fusion），微融合 （micro-fusion）功能，和精密复杂的分支预测。进一步降低了处理器功耗，提升了其效能。

高性能计算和媒体处理

威盛凌珑（VIA Nano）处理器支持高速、低功耗威盛V4 前端总线，最低为800 MHz，支持新的SSE指令、2个64KB L1 高速缓存和1MB独立L2 高速缓存，具有 16路信道连接性能，实现了多媒体性能的一大飞跃。

特别值得一提的是，威盛凌珑（VIA Nano）处理器在高性能浮点运算方面有了非常显着的提升，使用了全新的浮点加法运算法则，大大降低了 x86处理器中的浮点延迟时间（the lowest floating-point add latency），同样，浮点乘法器也拥有了最低的浮点延迟时间。

换句话说，这意味着威盛凌珑（VIA Nano）处理器提供了出色的流畅播放蓝光盘和其它格式的性能，它能解码的媒体流速度可以达到40Mbps ，此外它独有的双时钟浮点单元（FPU）和 128 位的数据通路，提供了绝佳的游戏体验，提供了极顺畅的 3D 表现

下图表明了威盛凌珑（VIA Nano）处理器在计算方面优于广受欢迎的 C7 处理器之处：

高级功耗和热量管理

强劲的动态电源管理，包括支持新型“C6”电源状态，PowerSer科技，全新的电路设计和机制来管理芯片核心温度，降低功耗提升了热量管理水平。

通过处理器中的以上创新科技，威盛凌珑（VIA Nano）处理器在拥有超标量结构，实现显著的性能提升的同时，功耗却能维持和之前的威盛 C7 系列 处理器一样的范围。

威盛 1.0 GHz 的凌珑（VIA Nano） ULV 处理器的首样产品最大的设计功耗（TDP）只有 5 瓦（空闲运行功耗只有100 毫瓦），而 1.8GHz 的威盛凌珑（VIA Nano）处理器的功耗也只有 25.5 瓦（空闲运行功耗 500 毫瓦）。

威盛凌珑（VIA Nano） 处理器计算性能虽增加，功耗仍维持不变，这进一步提升了每瓦性能值， 更始其成为业内每瓦性能值最佳的产品。

2007 上测试的性能总分

1.6GHz Celeron-M 的TDP（最大热功耗） = 31瓦; 1.6GHz 威盛Nano 的TDP = 17 瓦

操作系统 = Windows Vista 企业版

可升级威盛 C7处理器：威盛凌珑（VIA Nano）处理器与威盛 C7处理器家族产品针脚兼容，使 OEM 厂商和主板厂商能平顺的进行新架构的产品交替，能让他们仅需透过单一主板或系统设计，能扩展延伸到不同的市场领域中。

绿色科技：此外还完全符合 RoHS 标准和 WEEE 规则，产品无卤素、无铅，对保护环境和可持续计算科技大有裨益。

增强的威盛 PadLock安全引擎

威盛凌珑（VIA Nano）处理器承继了威盛处理器家族内核硬件加密加速器和安全特性，包括双随机数据生成器（RNG）、一个AES加密引擎、NX Bit 和一个处理 SHA-1/SHA-256 加密计算的安全混编引擎。

AMD Phenom Intel Core 2 Intel Atom VIA C7 VIA Nano

安全混编 No No No 完全 SHA-1 & SHA-256 完全 SHA-1 & SHA-256

缓冲区溢出 NX Bit NX Bit NX Bit NX Bit NX Bit

内核编密码（On-Die Encryption） No No No 完全 AES 编/译 acceleration RSA 加速 CBC, CFB-M, AC, CTR modes 25Gb/s 峰值 完全 AES 编/译 acceleration RSA 加速CBC, CFB-M, AC, CTR modes 25Gb/s 峰值

随机数字生成器（Random Number Generation） (RNG) No No No 2 个增强的硬件RNG ，Feeds输出至SHA 引起的速度为 12Mb/s 2 个增强的硬件RNG ，Feeds输出至SHA 引起的速度为 12Mb/s [7]

编辑本段

巴塞罗那新特性解析：堆栈操作与乱序执行

起源

Intel最早的Pentium M处理器引入了一项名为“dedicated stack manager”（专注堆栈管理器）的新特性，正如其名字所暗示的一样，专注堆栈管理器专门处理所有的X86堆栈操作（例如push, pop, call, return等）。它将这些伐数据集中处理而无需其他执行单元参与，这尤其简化了CPU整数执行单元的工作，加快了整数执行单元的处理速度。

技术

AMD在Barcelona中也引入了类似的技术，AMD称之为Sideband Stack Optimizer（边带堆栈优化器）。有了边带堆栈优化器，处理器中的伐指令不再需要经过3路编码，也不再由整数执行单元处理，这加快了堆栈的处理速度，也同时加快了整数执行单元的处理速度。

在Intel Core微构架中一个重要改进是OOOE乱序执行：当装载指令队列发生等待时，处理器可以将队列后方处于等待的指令优先装载并执行，而不是一直等待到堵塞结束。平均而言，约30%的指令会发生一定时间的堵塞，这一乱序执行模式的引入，使新构架CPU性能有了明显的提高。AMD的K8构架并不支持OOOE乱序执行指令，所以即使K8构架有优秀的内置内存控制器，也依然被对手的Core构架击败。正视这一技术上的落后，AMD在K8L构架的首款芯片Barcelona上及时改进为OOOE技术，这一改进必将为K8L构架的性能带来极大的提高。

Barcelona将可以乱序执行指令，同样也可以在前一指令尚未处理完成时，装载并用空载单元处理下一指令，即使这两条指令需要读取不同的内存地址。Barcelona拥有3个地址生成单元，可以完成3个寄存指令每周期，而Core构架每周期只能执行1次-K8L构架的寄存速度要比Core构架强大3倍。

K8L构架中加入了新的SSE4指令扩展：SSEEXTRQ/INSERTQ指令和MOVNTSD/MOVNTSS指令。前者可以将多条指令合并为一条指令执行，后者用来计算流量寄存指令。Intel也会将在稍候发布的Penryn处理器中加入。

84岁老人造出国产芯片，一生最大的心愿：抹掉祖国身上的耻辱，是谁呢？

中国已经有很多企业生产了手机处理器。详情如下：

一、联发科

二、晨星

MSD6A901,MSD6369,MSD6A628VXM,MSD6A918,MSD6A928,TSUMV59XU,MST6M182VG,MST6M182XST,TSUMV29LU,TSUMV69XDT,MSD6I881,MST9UV01

三、展讯

四、华为海思

hi3510，3512，3515

五、瑞芯微

RK32系列 / ?RK31系列 / ?RK30系列 / ?RK29系列 / ?RK28系列 / ?RK Nano系列 / ?RK Power系列

六、安凯、?

七、龙芯

龙芯1A? 龙芯1B? 龙芯2F? 龙芯2G? 龙芯3A? 龙芯3B? 龙芯3B1500? 龙芯1号? 龙芯1D? 龙芯2E? 龙芯2F? 龙芯2G? 龙芯2H

知识延伸：

手机CPU是整台手机的控制中枢系统，也是逻辑部分的控制中心。微处理器通过运行存储器内的软件及调用存储器内的数据库，达到控制目的。

乱序执行技术的乱序执行技术与龙芯2F芯片

“我这一辈子最大的愿望就是匍匐在地，擦干祖国身上的耻辱。”这句话是出自一位已经84岁高龄的科学家，她叫做黄令仪。

在中国漫长的历史中为国家奉献了一生的人也是非常多的，而黄令仪把国家的一切看得比任何东西都更加重要。

即使高龄也要继续为国家奋斗，终于制造出了中国人自己的芯片，使得国家不再在这项技术上依赖其他国家，可以说她是真正的国家功臣，也是青年一代要学习的榜样。

细心研究和团队建造出第一台国产微型计算机

1936年黄令仪在广西南宁出生，可她并没有赶上一个好时候，当时的国家局势动荡不安，她的成长环境也并不好

黄令仪的家庭条件并不是很好，为了能上学她找到当地的团委书记希望可以给自己一些帮助，之后黄令仪更是用功读书顺利考了华中工学院，也正是这个决定让黄令仪有了自己充满意义的一生。

从学校毕业后的黄令仪选择了继续在清华大学进行深造，当时国家十分重视科学发展，大力培育科学人才，在这个时候黄令仪也选择了半导体专业进行研究。

这个专业与其他专业不同，中国那时并没有过专门的半导体专业，也没有任何的老师有相应的半导体经验，很长的时间里实验室都只有黄令仪一个人的身影面对着细小的二极管做着实验。

为此黄令仪1960年在华中工学院创办了半导体专业，并且成立了专门的实验室，这也是中国半导体研究真正成为一门学科的开始。

两年后的黄令仪去了中科院计算所从事科学研究工作，中科院计算所当时建立时间也不久，是中国第一个专门从事计算机科学技术综合性研究的学术机构，在中国还没有自己的微型计算机甚至是微电子都没有的时候专门进行系列研究工作。

那时候中国的计算机技术对比起先进国家中国已经落后了10年之久，于是建造中国第一台微型计算机这么艰难的任务便落到了黄令仪和她的同事身上，可想而知当时的黄令仪是顶着多么大的压力的。

从那以后黄令仪就一心专注于自己的半导体研究和微型计算机的制造上，整个团队是加班加点、没日没夜地工作在自己的岗位上，克服了一个又一个的难题。

最终在1966年黄令仪和同事们研发出了中国第一台微型计算机“156组件计算机”，这款计算机是我国第一台远程运载火箭控制系统制导计算机，其体积小、重量轻。

可以在各种恶劣环境下持续保持稳定工作，可以说在当时是十分先进的技术，也为国家解决了许多科学难题。

黄令仪受到了来自各方面的极大赞誉，但是她却并没有停下脚步，而是继续坚持奋战在自己热爱的事业岗位上。

66岁高龄仍然坚持工作为国家洗刷屈辱

虽然在自己的领域中已经有了一点成就，但是学如逆水行舟，不进则退，无论在什么时候黄令仪都不忘继续学习知识来充实自己，并且取得更高的成就。

在1989年的一天国际芯片展会召开，当时还在美国进行外出工作的黄令仪得到这个消息便迅速赶往。

因为这次机会是很难得，不仅可以看到许多世界上出色的芯片展出，而且可以和很多同是这个领域的优秀人才进行交流，但是让黄令仪想象不到的是这次去参展改变了她的思想和她的后半生。

在展会上黄令仪看到了来自世界各国的优秀芯片展出，就在黄令仪为这些优秀成果而感叹的时候她也发现了竟然没有一个芯片是来自于自己的国家的，这无疑是一种屈辱。

中国这么一大独立强大的国家应该在各方面都有着一定的优越性，但是在芯片领域中国的成就竟然为零，这让黄令仪陷入了深深的思考之中。

黄令仪想到中国芯片近几年的发展，虽然说中国的计算机研制出来了，但是还并不能实现所有都是中国原创，更加让人倍感担忧的是信息化时代必然是往后的趋势发展。

正如我们今天所遇到的一切一样，无论是我们用的手机、电脑还是智能家电家具都离不开核心芯片，而在那个中国还没有芯片的年代，国家在这一方面就非常的被动。

比如说日本方面给我们国家提供芯片都是高额提供，而且就和销售产品是一样的，他们是不会把技术给我们的。

我们只能通过不断地谈判去压低价格买进，长久以来都是不占有主导权这样的发展自然就不利于中国的发展。

在当时国家的经费也很有限，年的时候曾经黄令仪也提出一定要研究大规模集成电路，但是由于各方面原因没能实现，甚至到了后来国家也撤销了整个组。

这在黄令仪心中已然成为一个伤口，她觉得中国人怎么可以没有自己的芯片，每天都用着买来的芯片却压根不知道里面是什么。

于是在这次展览会上黄令仪认真地研究每一个芯片，希望可以找到一些蛛丝马迹来帮助自己获得一些启发，于是1986年底微电子中心成立了。

1990年黄令仪回到国家后就潜心投入到芯片的研发工作中，但是在往后的几年中虽然中国芯片有了发展，但总体是比较缓慢地，而且有经验的人员实在是太少了，所有的一切都只是靠着黄令仪的坚持在不断前进着。

就这样一直到了黄令仪66岁的高龄了，按理来说都过了退休年龄了，但是黄令仪还是放心不下自己的事业。

于是她不顾别人的劝阻仍旧每天都工作在岗位上，这种精神激励了不少后来的年轻人，他们更加细致地投入到芯片的研究工作中。

用尽一生终于在84岁高龄看到中国芯的诞生

2001年黄令仪受到计算所的邀请希望可以帮助他们研制计算机的CPU做物理设计，在当时黄令仪还是很担心因为经费等各项问题会影响研究进行，最后导致半途而废的结果所以一直很犹豫。

但是经过一段时间的思想挣扎后黄令仪还是决定投入到研究中去，就这一个决定在这个岗位上黄令仪又用了超过15年的光阴。

2002年黄令仪和她的团队逐步找到了芯片研究的方法，于是龙芯1C和1B开始投入研究，在第一次研究中必然是十分艰难的，好几次芯片都出现了问题以致于人们都很担心这项研究会失败。

但是最终还是不辜负大家多年的奋斗，1C获得了成功，随之1B也宣布研究成功，就这样中国人终于有了属于自己的芯片，这无疑是一种光荣和对这些科学家们最大的褒奖。

随着第一批芯片的成功人们便开始向着更高更好的方向发展，黄令仪也坚持不懈地工作在岗位上，即使在中间有一段时间黄令仪也觉得自己的身体无法继续担负这么大的工作量。

但是最后她也被自己的热情所说服，在这些年来黄令仪参与了2D、2E、2F、2F2的研究工作，将中国芯片一次次推到更先进的位置上，她也被人们亲切地称作中国芯片之母。

2019年龙芯的研究工作室也在发布着新一代产品的诞生和它所具备的更高技能，在我们的眼中这已经不是一个小小的芯片，而是整个国家的自豪和伟大，以及在背后用了自己一生去奉献的科学家们的努力。

随着“龙芯3号”的投入使用，以及84岁高龄的黄令仪作为杰出科学家黄令仪被国家授予2019年“CCF夏培肃奖”。

这不仅仅是一份荣誉，而是整个国家对于黄令仪的肯定和感谢，她为国家洗刷屈辱的梦想也算是终于实现了。少年强则国强，新一代的年轻人也应该踏着先辈的足迹将国家建设地更加富强。

CPU是什么意思？

Nehalem的乱序引擎显著的扩大了，除了性能原因，还有就是为了提供SMT，因为SMT需要共享。

和酷睿 2一样，Nehalem的寄存器重命名表（register alias table，RAT）指明每一个结构寄存器（architectural register）要么进入重排序缓冲（Re-Order Buffer，ROB），要么是进入撤销寄存器文件（Retirement Register File，RRF，或翻译为引退寄存器文件），并且保持有绝大多数最近的推测值状态（speculative state）。而RRF则保持有绝大多数最近的非推测状态（non-speculative state）。RAT可以每周期重命名4个微操作，给每一个微操作在ROB中一个目的地寄存器（destination register）。被重命名的指令就读取它们的源操作数并被发送到通用架构的保留站（unified Reservation Station，RS，可以被各种指令类型使用）。

Nehalem的ROB（重排序缓冲）从96项增加到128项，RS（保留站）从32项增加到36项，它们都由两个线程所共享，但是使用不同的策略。ROB是静态分配给2个线程，使得2个线程在指令流里都可以预测得一样远。而RS则是竞争共享，基于各线程的需求。这是因为许多时候一个线程可能会中止，从内存等待操作数，而使用到很少的RS项。这样就不如让另一个更活跃的线程尽可能多地使用RS项。在RS中的指令当其所有操作数都准备好时，就被分配到执行单元去。

Nehalem的执行单元与酷睿 2相比，基本没有大的改变，而且并不受SMT的影响，除了使用率更高之外。

有谁能给介绍下国产的CPU性能 及支持其主板 系统等...

CPU是中央处理器的缩写。它是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。

中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器（Cache）及实现它们之间联系的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输出（I/O）设备合称为电子计算机三大核心部件。

扩展资料

CPU物理结构：

CPU包括运算逻辑部件、寄存器部件和控制部件等。

1、逻辑部件

英文Logic components；运算逻辑部件。可以执行定点或浮点算术运算操作、移位操作以及逻辑操作，也可执行地址运算和转换。

2、寄存器

寄存器部件，包括寄存器、专用寄存器和控制寄存器。 通用寄存器又可分定点数和浮点数两类，它们用来保存指令执行过程中临时存放的寄存器操作数和中间（或最终）的操作结果。 通用寄存器是中央处理器的重要部件之一。

3、控制部件

英文Control unit；控制部件，主要是负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。

其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。

微存储中保持微码，每一个微码对应于一个最基本的微操作，又称微指令；各条指令是由不同序列的微码组成，这种微码序列构成微程序。

中央处理器在对指令译码以后，即发出一定时序的控制信号，按给定序列的顺序以微周期为节拍执行由这些微码确定的若干个微操作，即可完成某条指令的执行。

简单指令是由（3～5）个微操作组成，复杂指令则要由几十个微操作甚至几百个微操作组成。

著名厂商：

1、Intel公司

Intel是生产CPU的老大哥，它占有大约80%的市场份额，Intel生产的CPU就成了事实上的x86CPU技术规范和标准。最新的酷睿2成为CPU的首选。

2、AMD公司

除了Intel公司外，最有力的挑战的就是AMD公司。AMD公司专门为计算机、通信和消费电子行业设计和制造各种创新的微处理器（CPU、GPU、APU、主板芯片组、电视卡芯片等)、闪存和低功率处理器解决方案。

3、Cyrix

曾经风靡一时的世界第三大CPU生产厂家，现在被VIA与AMD分别收购生产线与技术。

4、全美达·NexGen·IDT公司

曾经的辉煌，因AMD与Intel大厂之间的竞争而渐渐退出市场。

5、IBM公司

国际商业机器公司IBM，拥有了自己的芯片生产线，主要生产服务器用POWER处理器。

6、国产龙芯

GodSon 小名狗剩，是国有自主知识产权的通用处理器，目前已经有2代产品。

最新的龙芯2F已经赶上intel中端P4的水平。

7、VIA中国威盛

VIA威盛是台湾一家主板芯片组厂商，收购了前述的 Cyrix和IDT的cpu部门，推出了自己的CPU，性能可以与Intel的经济型CPU相比，功耗只有1W，在Intel与AMD的双重压迫下艰难生存。

参考资料：

百度百科-CPU

Pentium(R)4CPU2.60GHZ 的CPU支持华硕945或965系列,Sempron/Athlon64的CPU支持 K8M800—M3

CPU性能的主要技术指标：

1、主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率。一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快了。不过由于各种CPU的内部结构也不尽相同，所以并不能完全用主频来概括CPU的性能。至于外频就是系统总线的工作频率；而倍频则是指CPU外频与主频相差的倍数。用公式表示就是：主频=外频×倍频。

2、内存总线速度或者叫系统总线速度，一般等同于CPU的外频。内存总线的速度对整个系统性能来说很重要，由于内存速度的发展滞后于CPU的发展速度，为了缓解内存带来的瓶颈，所以出现了二级缓存，来协调两者之间的差异，而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。

　3、L1高速缓存，也就是我们经常说的一级高速缓存。在CPU里面内置了高速缓存可以提高CPU的运行效率。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。用回写(Write Back)结构的高速缓存。它对读和写操作均有可提供缓存。而用写通(Write-through)结构的高速缓存，仅对读操作有效。在486以上的计算机中基本用了回写式高速缓存。在目前流行的处理器中，奔腾Ⅲ和Celeron处理器拥有32KB的L1高速缓存，奔腾4为8KB，而AMD的Duron和Athlon处理器的L1高速缓存高达128KB。

　4、L2高速缓存，指CPU第二层的高速缓存，第一个用L2高速缓存的是奔腾 Pro处理器，它的L2高速缓存和CPU运行在相同频率下的，但成本昂贵，市场生命很短，所以其后奔腾 II的L2高速缓存运行在相当于CPU频率一半下的。接下来的Celeron处理器又使用了和CPU同速运行的L2高速缓存，现在流行的CPU,无论是AthlonXP和奔腾4，其L2高速缓存都是和CPU同速运行的。除了速度以外，L2高速缓存容量也会影响CPU的性能，原则是越大越好，现在家庭用CPU容量最大的是512KB，而服务器和工作站上用CPU的L2高速缓存更高达1MB-3MB。

　5、流水线技术、超标量。流水线(pipeline)是 Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5~6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5~6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高了CPU的运算速度。超流水线是指某型 CPU内部的流水线超过通常的5~6步以上，例如奔腾 4的流水线就长达20步。将流水线设计的步(级)数越多，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。超标量是指在一个时钟周期内CPU可以执行一条以上的指令。这在486或者以前的CPU上是很难想象的，只有奔腾级以上CPU才具有这种超标量结构；这是因为现代的CPU越来越多的用了RISC技术，所以才会有超标量的CPU。

6、协处理器或者叫数学协处理器。在486以前的CPU里面，是没有内置协处理器的。由于协处理器主要的功能就是负责浮点运算，因此386、286、8088等等微机CPU的浮点运算性能都相当落后，自从486以后，CPU一般都内置了协处理器，协处理器的功能也不再局限于增强浮点运算。现在CPU的浮点单元（协处理器）往往对多媒体指令进行了优化。比如Intel的MMX技术，MMX是“多媒体扩展指令集”的缩写。MMX是Intel公司在1996年为增强奔腾 CPU在音像、图形和通信应用方面而取的新技术。为CPU新增加57条MMX指令，把处理多媒体的能力提高了60％左右。现在的CPU已经普遍内置了这些多媒体指令集，例如现在奔腾4内置了SSE2指令集，而AthlonXP则内置增强型的3DNow!指令集。

　7、工作电压。工作电压指的也就是CPU正常工作所需的电压。早期CPU（386、486）由于工艺落后，它们的工作电压一般为5V（奔腾等是3.5V/3.3V/2.8V等），随着CPU的制造工艺与主频的提高，CPU的工作电压有逐步下降的趋势，Intel最新出品的Tualatin核心Celeron已经用1.475V的工作电压了。低电压能解决耗电过大和发热过高的问题。这对于笔记本电脑尤其重要。

　8、乱序执行和分枝预测，乱序执行是指CPU用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。分枝是指程序运行时需要改变的节点。分枝有无条件分枝和有条件分枝，其中无条件分枝只需要CPU按指令顺序执行，而条件分枝则必须根据处理结果再决定程序运行方向是否改变，因此需要“分枝预测”技术处理的是条件分枝。

　9、制造工艺，制造工艺虽然不会直接影响CPU的性能，但它可以可以极大地影响CPU的集成度和工作频率，制造工艺越精细，CPU可以达到的频率越高，集成的晶体管就可以更多。第一代奔腾 CPU的制造工艺是0.35微米， 最高达到266Mhz的频率，PII和赛扬是0.25微米，频率最高达到450Mhz。铜矿核心的奔腾Ⅲ制造工艺缩小到了0.18微米，最高频率达到1.13Ghz。最新Northwood核心的奔腾4 CPU制造工艺达到0.13微米，目前频率已经达到2.4Ghz，估计达到3Ghz也没有问题。在明年，Intel CPU的制造工艺会达到0.09毫米。